SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

環保/節能議題升溫 ZVS新式電源方案出爐

2006 年 12 月 01 日

迎接高速封包網路世代 CDMA2000/3.5G殊途同歸

2007 年 04 月 30 日

搶搭WiMAX標準商機列車 RF晶片設計挑戰重重

2007 年 05 月 31 日

可攜式裝置可靠性備受考驗 PCB誘電特性量測顯要

2008 年 02 月 29 日

可靠連線/設備撐腰 眼狀圖快速解讀SDI訊號

2009 年 10 月 18 日

耗盡型功率MOSFET強化系統可靠性

2023 年 05 月 04 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界